(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公閱番号

## 特開平11-202970

(43)公開日 平成11年(1999)7月30日

(51) Int.CL\*

識別配号

Fi

G06F 1/10 H03K 19/0175 G06F 1/04

330A

H03K 19/00

101N

審査請求 : 未請求 請求項の数 3 〇L (全 9 頁)

(21)出願醫特

(22) 出頭日

特額平10-7780

平成10年(1998) 1月19日

(71)出職人 000221199

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅的本町25番地1

(71)出版人 000003078

株式会社東芝

神奈川県川崎市幸区場川町72番地

(72)発明者 大瀬良 真一

种亲川県川崎市川崎区駅前本町25番地 )


東芝マイクロエレクトロニクス株式会社内

(74)代理人 弁理士 佐藤 強

#### (54) 【発明の名称】 クロックスキュー防止回路 (57) 【要約】

【課題】 クロックスキューが生じた複数のクロック信号を入力してクロックスキューがゼロのクロック信号を出力させ、かつ、出力されるクロック信号に波形のなまりが発生することを防止する。

【解決手段】 本発明のクロックスキュー防止回路は、 複数のクロック信号を入力する複数の入力線11e、1 1b、11cを備えると共に、複数のクロック信号を入 力してそのうちの最も遅いクロック信号に同期したクロック信号を出力する論理回路14を備え、この論理回路 14から出力されたクロック信号をバッファに入力して 複数のクロック信号を出力する出力線17e、17b、 17cを備えて様成さている。



#### [特許請求の範囲]

【蘇求項 1】 複数のクロック信号を入力する複数の入力線と、

前記棋数のクロック信号を入力し、そのうちの最も遅い クロック信号に同期したクロック信号を出力する論理回 除と

この論理回路から出力されたクロック信号をバッファに 入力して複数のクロック信号を出力する出力線とを備え で成るクロックスキュー防止回路。

【語求項 2】 前記論理回路の出力側にバッファを設けたことを特徴とする語求項 1記載のクロックスキュー防止回路

【請求項 3】 前記パッファから出力される信号のレベルを自己保持する帰還回路を設けたことを特徴とする請求項 2記載のクロックスキュー防止回路。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロックスキューが発生した複数のクロック信号を入力して、同一周期の複数のクロック信号を出力するクロックスキュー防止回路に関する。

[0002]

【従来の技術】例えばしST等の集終回路においては、1つのクロックラインを複数のクロックラインに分割し、毎クロックラインに設けるクロックバッファをできるだけ小さくするようにした構成が採用されている。この構成の場合、毎クロックラインに接続した負荷の大きさや毎クロックラインの配線の長さの相違などによがで、毎クロックラインに流れるクロック信号の周期が少しずつずれる現象、即ち、いわゆるクロックスキューが発生することがある。

【0003】このようなクロックスキューをなくして、同一周期の複数のクロック信号を出力させるクロック 同一周期の複数のクロック信号を出力させるクロック 力回路として、従来より、図6に示すような構成がある。この構成では、例えば3つのクロック信号6665 b、5cを入力する3つの入力線16、1651にパッファ26、26、2cを接続すると共に、これらパッファ26、26、2cに出力線36、36、3cを接続している。そして、上記3つの出力線36、35、3cを接続している。そして、上記3つの出力線36、3方でファ26、26、2cの出力をショートするように構成されている。

[0004]

「発明が解決しようとする課題】上記従来構成において、例えば図アに示すようなクロックスキューが生じた3つのクロック信号Sa、Sb、Scが入力線1a、1b、1cに入力されたとする。この場合、クロック信号Saの立上がりは早いが、クロック信号Ssの立上がりは遅い。このため、バッファ2aから出力される信号がハイレベルであっても、バッファ2b、2cから

出力される信号はロウレベルとなる。この結果、短絡線4により短絡された3つの出力線38、36、36から出力されるクロック信号S80ut、Sbout、Scoutは、図フに示すように、波形がなまってしまうという問題点がある。そして、クロック信号S80ut、S50ut、Scoutの波形がなまると、種々の不具合が発生する。

【0005】具体的には、パッファ2e、2b、2cが例えばCMOS集積回路で構成されている場合、貫通電流が流れてしまう。また、出力級3e、3b、3cに接該される次段の回路が例えばCMOS集積が流れる場合には、この回路にも貫通電流が流れる場合には、この回路にも貫通電流が流れるまた、回路の動作が遅くなるという欠点があった。更に、上述した構成では、クロックスキューが生じた3つので記したが、入力するクロック信号の数が更に増えるという傾したが、入力するクロック信号の数が更に増えるという傾向があった。

【0006】そこで、本発明の目的は、グロックスキューが生じた複数のグロック信号を入力して同一周期のクロック信号を出力させる構成において、出力されるクロック信号に速形のなまりが発生することを防止できるクロックスキュー防止回路を提供するにある。

[0007]

【課題を解決するための手段】本発明のクロックスキュー防止回路(図1参照)は、複数のクロック信号を入力する複数の入力線と、前記複数のクロック信号を入力し、そのうちの最も遅いクロック信号に同期したクロック信号を出力する論理回路と、この論理回路から出力されたクロック信号をパッファに入力して複数のクロック信号を出力する出力線とを備えて成るところに特徴を有する。

【0008】上記様域においては、論理回路により、入力された複数のクロック信号のうちの最も遅いクロック信号が出力される。 そいのクロック信号が出力される。 そいののクロック信号がパッファの入力される。 この様成の場合 レマ出力される。 この情号をして出力される。 この情号を入力して、クロックスキューがゼロのクロック信号を出力させて、しから、この処理を論理回路により実行するから、出力されるクロック信号によりが発生することがなくなる。

【0009】また、上記パッファから出力される信号の レベルを自己保持する帰還回路を設けることがより一層 好ましい構成(図3参照)である。

[0010]

【発明の実施の形態】以下、本発明の第1の実施例について図1及び図2を参照しながら説明する。図1は本実施例のクロックスキュー防止回路の電気回路図である。この図1において、複数である例えば3つのクロック信

号Se、Sb、Scを入力する3つの入力線11e、11b、11cは、3入力のNAND回路12の入力端子に接続されていると共に、3入力のNOR回路13の入力端子に接続されている。この場合、上記NAND回路12と上記NOR回路13とから論理回路14が構成されている。

【0012】次に、上記した回路の動作を図2を参照して説明する。この場合、3つのクロック信号Sa、Sb、Scには、図2(a)、(b)、(c)に示すようなクロックスキューが存在しているとする。 【0013】まず、時刻t1までの期間Teにおいて

【OO13】まず、時刻も1までの期間でもにおいては、3つのクロック信号Se、Sb、Scはすべてロウレベルであるから、NAND回路12の出力信号Seはハイレベルとなり、NOR回路13の出力信号Seはハイレベルとなる。従って、PチャネルMOSトランジスタ15がオフし、NチャネルMOSトランジスタ15がオフまることにより、出力線17e、17cからロウレベルの出力信号Seout、Sbout、Scoutが出力される。

【0014】そして、時刻も1(最も早いクロック信号 Seがハイレベルに立上がる時点)から時刻も2(最も遅いクロック信号 Scがハイレベルに立上がる時点)までの期間下りにおいては、NAND回路12の出力信号 Sdはハイレベルとなり、NOR回路13の出力信号 Seはロウレベルとなる。従って、PチャネルMOSトランジスタ15及びNチャネルMOSトランジスタ15及びNチャネルMOSトランジスタ15はいずれもオフ(ダイナミック期間)になり、出力線17e、17b、17cの出力信号 Seout、Sbout、Scoutは現在の状態、即ち、ロウレベルを維持する。

【0015】次に、時刻 t 2(最も遅いクロック信号Scがハイレベルに立上がる時点)から時刻 t 3(最も早いクロック信号Seがロウレベルに立下がる時点)までの期間 T c においては、NAND回路 12の出力信号Seはロウレベルとなり、NOR回路 13の出力信号Seはロウレベルとなる。従って、PチャネルMOSトラン

ジスタ15がオンし、NチャネルMOSトランジスタ1 5がオフすることにより、出力鉄17m、17b、17 cからハイレベルの出力信号Smout、Sbout、 Scoutが出力される。

【0016】続いて、時刻 t 3 (最も早いクロック信号 Seがロウレベルに立下がる時点)から時刻 t 4 (最も遅いクロック信号 Seがロウレベルに立下がる明点) までの期間 T d においては、NAN D回路 1 2 の出力信号 S d はハイレベルとなる。 従って、P チャネル M O S h 5 とはロウレベルとなる。 従って、P チャネル M O S h 5 と らしなり、 S b 0 は 1 7 ら、1 7 ら、1 7 c の出力信号 S e 0 u t 、 S b 0 u t 、 S c 0 u t は現在の状態、即ち、ハイレベルを維持する。

【0017】この後、時刻 t 4(最も遅いクロック信号 Scがロウレベルに立下がる時点)より後の期間Teにおいては、NAND回路 1 2の出力信号Scはハイレベルとなり、NOR回路 1 3の出力信号 Scはハイレベルとなる。従って、PチャネルMOSトランジスタ15がオンするオフし、NチャネルMOSトランジスタ15がオンすることにより、出力線 1 7 c、1 7 c からロウレベルの出力信号 Scout、Scoutが出力される。

【ロロ18】即ち、上記したクロックスキュー防止回路においては、クロックスキューが生じた3つのクロック信号Sa、Sb、Scが入力されると、そのうちの最も遅いクロック信号Scに同期したグロック信号(同一周期のクロック信号)が、出力信号Sa、17b、17cから出力されるように構成されている。

【0019】 このような回路構成にすって、て、クロックスキューが出た3つのクロックに号いるのクロックを号いる。、のが生じた3つのクロックがぜいののという。ののというという。ののはないないでは、いりのという。ののは、いりのでは、いりのののでは、いりのでは、いりのののでは、いりのののでは、いののののでは、いののののでは、いののののでは、いののののでは、いののののでは、いののののでは、いののののでは、いのののののでは、いののののののでは、いののののののでは、いののののののののでは、いののののののののでは、いのののののでは、いのののののでは、いのののののできるとを防止している。

【0020】また、上記実施例では、論理回路14の出 力側にパッファ18を設けるように構成したので、出力 線178、176、17cから出力されるクロック信号 Seout、Sbout、Scoutに必要とする駆動力(接続された負荷を駆動するための駆動力)を付与することができる。更に、上記実施例では、バッファ18を論理回路14で制御するため、PチャネルMOSトランジスタ15及びNチャネルMOSトランジスタ15を共にオンする期間をなくした。このため、バッファ18に貧通電流が流れることを防止でき、ひいては消費電力を低減することができる。

【0022】また、PチャネルMOSトランジスタ15のゲートと、NチャネルMOSトランジスタ16のゲートとが接続されている。更に、これらゲート同士の接続 (以下、この点をBufferlnと称す)と、PチャネルMOSトランジスタ15のドレインとが接続された接続 (即ち、3つの出力線17 e、17 b、17cの共通 接続点)との間に、帰逸インパータ23が図示するよう に接続された帰逸インパータ23により本発明の帰途回路24が構成されている。この構成の場合、上記したように接

【0023】次に、上記した回路の動作を図4を参照して説明する。この場合、3つのクロック信号 Se、Sb、Scには、図4(e)、(b)、(c)に示すようがクロックフェューが存在しているとする

なクロックスキューが存在しているとする。 【0024】まず、期間Te´においては、NANO回 路12の出力信号Sdがハイレベルとなり、インパータ 19の出力信号Sdがハイレベルとなり。インパータ ドインパータ20は間じる(ハイインピーダンスとな る)。これと共に、NOR回路13の出力信号Seがハイレベルとなり、インパータ21の出力信号Seがロウレベルとなり、インパータ21の出力信号Seがロウレベルとなるから、クロックドインパータ22はNOR回路13の出力信号Seを、即ち、パイレベル信号をBufferInへ出力する。

【0025】このとき、出力線17a、17b、17cの出力信号Saout、Sbout、Scoutの一つ前の値であ るハイレベルが、帰選インパータ23を通ってロウレベルとなると共に、このロウレベル信号が上記

【0026】続いて、期間Tb~においては、NAND 回路12の出力信号Sdはハイレベルとなり、インバー タ19の出力信号Sfがロウレベルとなるから、クロッ クドインバーダ20は閉じる(ハイインピーダンスとな る)。 これと共に、NOR回路13の出力信号Seがロ ウレベルとなり、インバータ2 1 の出力信号 Sg がハイ レベルとなるから、クロックドインバーダ2.2は閉じる (ハイインピーダンスとなる)。 ぞして、この場合、出 ガ森17a、17b、17cの出力信号Saout、S bout、Scoutの現在の値であるロウレベルが、 帰還インバータ23を通ってハイレベルとなり、このハ イレベル信号が上記Bufferlnヘ与えられる。 【ロロ27】従って、PチャネルMOSトランジスタ1 5がオフし、NチャネルMOSトランジスタ16がオン することにより、出力線17a、17b、17cの出力 信号Seout、Sbout、Scoutは現在の状 態、即ち、ロウレベルを維持するようになる。即ち、上 記期間 T b ~においては、帰還回路24の帰還インバー タ23により、バッファ18から出力される出力信号S aout、Shout、Scoutの状態が自己保持さ れるように構成されている。

【0028】次に、期間すってにおいては、NAND回路12の出力信号Sdはロウレベルとなり、インパータ19の出力信号Sfがハイレベルとなるから、クロックドインパータ20がアクティブとなる。これと共に、NNR回路13の出力信号Seはロウレベルとなり、インパータ21の出力信号Seがハイレベルとなるから、クロックドインパータ22は開じている(ハイインピーダンスとなっている)。そこに上記クロックドインパータ20がアクティブとなるから、該クロックドインパータ20はNAND回路12の出力信号Sdを、即ウレベル信号をBufferlnへ出力する。

【0029】このとき、出力線17a、17b、17cの出力信号Seout、Sbout、Scoutの現在の値であるロウレベルが、帰還インパータ23を通ってハイレベルとなると共に、このハイレベル信号が上記BufferIn分支られる。このため、帰還インパータ23からのハイレベル信号とクロックドインパータ2

ロからのロウレベル信号がけんかする。しかし、この場合、上述したように帰還インパータ23のトランジスタサイズがクロックドインパータ20、22が共に関して、オフして)いるときにBufferされているため、ウロックドインパータ20からのロウレベル信号が勝つになった。アチャネルMOSトランジスタ15がオフすることにより、ハイレベルの出力信号Seout、Sbo出力されるようになる。

【0.030】そして、期間Td^においては、NAND回路12の出力信号Sdはハイレベルとなり、インパータ19の出力信号Sdはハイレベルとなるから、クレックドインパータ20は即じるの路13の出力信号Seがハインパータ20はいるのとができる。これと共に、NOR回路13の出力信号Seがハインパータ21の出力信号Seがハるして、インパータンスをつける。そして、この場合、Sトロリックドインパータ22は閉じ出て、この場合、Sトロリックドインパータ23を認っているの出位であるのでは、Sトロリックドインパータ23を通ってロウレベルとなり、このロウレベル信号が上記Bufferinへ与えられる。

【0031】従って、PチャネルMOSトランジスタ1 5がオンし、NチャネルMOSトランジスタ16がオフすることにより、出力線17 a、17 b、17 cの出力信号Saout、Sbout、Scoutは現在の状態、即ち、ハイレベルを維持する。即ち、上記期間Tdにおいては、帰還回路24の帰還インバータ23によりバッファ18から出力される出力信号Saout、Sbout、Scoutの状態が自己保持されるように構成されている。

【0032】続いて、期間Te~においては、NAND回路 12の出力信号Sdはハイレベルとなり、インバータ19の出力信号Sf 財 ロウレベルとなるから、クストウンバータ20は 閉 じる (ハイインピーダンスとなる)。これと共に、NOR回路 13の出力信号Seがロウレベルとなるから、クロックドインバータ22がアクティブとなり、クロックドインバータ22はNOR回路 13の出力信号Seを、即ち、ハイレベル信号をBufferlnへ出力する。

【0033】このとき、出力線 17 e、 17 b、 17 c の出力信号Seout、Sbout、Scoutの現在の値であるハイレベルが、帰還インパータ23を通ってロウレベルとなると共に、このロウレベル信号が上記申ufferlnへ与えられる。このため、帰還インパータ23からのロウレベル信号とクロックドインパータ22からのハイレベル信号とクロックは、この場合、帰還インパータ23のトランジスタサイズが上述し

たように最小のサイスに設定されているため、クロックドインパータ22からのハイレベル信号が勝つ。 これにより、 PチャネルMOSトランジスタ15がオンすることにより、 ロウレベルの出力信号 Seout、 Sbout、 Soout、 Sooutが出力終17a、 17c から出力されるようになる。

【ロロ34】尚、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第2の実施例では、帰還インパータ20、22を設け、期間Tbクの期間Tbクの期間Tbクの開発のは、パッファ18から出力される出力を引きるのは、Sbout、Scoutのレベルによって、第1の実施例において存在したダイナミック期間で、第1の実施例において存在したダイナミック期間で、1年、カイズ等に強くて安定動作する回路を実現することができる。

【0035】 ちなみに、第1の実施例では、期間Tb及び期間Tdにおいて、PチャネルMOSトランジスタ15及びNチャネルMOSトランジスタ16が共にオフする状態となり、出力線17g、17b、17cの出力信号Saout、Sbout、Scoutがダイナミック保持される状態となる。この状態では、ノイズ等が出力な17g、17b、17cに作用することがあると、出力信号Saout、Scoutのレベルが変動するおそれがあった。

【ロロ363 高、第1の実施例には、インバータ19、21、クロックドインバータ20、22が存在しなた21、クロックドインバータ20、22が存在しなため、回路の動作は速いという長所がある。従って、ノイズ等の影響を受け難い場合、例がなり短い時間で10期間で10分がなり短い時間である場合(即時、クロック信号Sa、Sb、Scのクロックスキューが小さい場合)には、第1の実施例の回路構成で十分である。これに対して、クロックスキューが大きくなって、ダイナミック期間が長くなる場合には、ノイズ等の影響を受け場であるので、第2の実施例のように構成することが好ましい。

【OD37】また、上記者実施例では、3つのクロック信号Se、Sb、Scを入力する構成としたが、これに限られるものではなく、4つ以上のクロック信号を入力するように構成しても良く、その場合には、4入力以上のNAND回路及び4入力以上のNOR回路の入力数は良い。ここで、NAND回路及びNOR回路の入力数が多くなる場合には、設計上突当な入力数毎に分けて同期をありフリック信号を上記回定した入力数毎に分けて同期をありフリック信号を大記回定した人力数毎に分けて同期をあります。

ー例として、図5に示す第3の実施例について説明する。

【0038】 この第3の実施例では、例えば100個のクロック信号を入力すると共に、これら100個のクロック信号を入ば100個でロースは100個のロック信号を関連するのでは、100個のロースがら、は100個のは、100個のは、100個のロースを出している。具体的には、100個のローングには100の1であり、100個のクローングに対している。第100の1では、1000を第100クローングに対している。第100の1では、1000を第100クローングに対している。第100を第100クローングに対している。第100を第100クローングに対している。第100を第100の第100の100のでは、100を第100のでは、100ののでは、100のののでは、100のののでは、100のののでは、100のののでは、100のののでは、100のののでは、100のでは、100ののでは、100のでは、100のののでは、100のののでは、100のののでは、100のののでは、100のののでは、100のののでは、100のののでは、100ののでは、100のののでは、100ののでは、100ののでは、100ののでは、100ののでは、100ののでは、100ののでは、100ののでは、100ののでは、100ののでは、100ののでは、100ののでは、100のでは、100ののでは、100のでは、1

【0039】上記10個のクロックスキュー防止回路25-1~25-10は、すべて同じ回路梯成であり、第10実施例または第20実施例のクロックスキュー防止回路において、NAND回路12及びNOR回路130代わりに10入力のNAND回路及び10入力のNOR回路を設け、更に出力線を1つにした回路である。

【0041】以下、同様にして、第1のクロックスキュー助止回路25-1からの出力信号Smot1~第10のクロックスキュー防止回路25-10からの出力信号Smot10を、第13のクロックスキュー防止回路25-3、………、第20のクロックスキュー防止回路25-10に入力させている。

【0042】ここで、上記10個のクロックスキュー防止回路26-1~26-10は、すべて同じ回路構成であり、第1の実施例または第2の実施例のクロックスキュー防止回路において、NAND回路12及びNOR回路13の代わりに10入力のNAND回路及び10入力のNOR回路を設け、更に出力線を10個にした回路である。

【〇〇43】これにより、10個のクロックスキュー防止回路26-1~26-10から100個のクロック信号Sout001~Sout100が出力されると共に、これら100個のクロック信号Sout001~Sout100は、100は、入力された100個のクロック信号に同期し、かった100のうちの最も違いクロック信号に同期し、かつ、クロックスキューがゼロのクロック信号となっている。

【0044】上記第3の実施例では、100個のクロック信号を入力する構成に適用したが、99個以下或いは101個以上のクロック信号を入力する構成に適用したが、90個以下或いは10組に分ける構成に適用したが、90組以下或いは11組以上に分ける構成に適用しても良い。更に、上記第3の実施例では、分けたクロック信号を2段階で同期をとるように構成したが、3段階以上で同期をとるように構成しても良い。

【発明の効果】本発明は、以上の説明から明らかなように、複数のクロック信号を入力して、そのうちの最も遅いクロック信号に同期したクロック信号を出力する論理回路を備えるように構成したので、クロックスギューが生じた複数のクロッグ信号を出力させることの可能でありながら、出力されるクロック信号に波形のなまりが発生することを防止できるという優れた効果を突する。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す電気回路図

[図2] タイム チャート

【図3】本発明の第2の実施例を示す図1相当図

【図4】図2相当図

【図5】本発明の第3の実施例を示すプロック図

[図 6] 従来構成を示す図 1 相当図

【図7】図2相当図

【符号の説明】

11a、11b、11cは入力線、12はNAND回路、13はNOR回路、14は論理回路、15はPチャネルMOSトランジスタ、15はNチャネルMOSトランジスタ、17a、17b、17cは出力線、18はパッファ、19はインパータ、20はグロックドインパータ、21はインパータ、22はグロックドインパータ、23は帰選インパータ、24は帰還回路、25-1~25-10はクロックスキュー防止回路、25-1~25-10はクロックスキュー防止回路を示す。

